Rapidus株式会社は2026年4月11日、NEDO（国立研究開発法人新エネルギー・産業技術総合開発機構）から「日米連携に基づく2nm世代半導体の集積化技術と短TAT製造技術の研究開発」および「2nm世代半導体のチップレットパッケージ設計・製造技術開発」の2026年度の計画と予算の承認を受けたことを公表した。
前者は2022年11月に採択されたプロジェクトで、2025年度には北海道千歳市のIIMにて300mmウェーハへの2nm GAAトランジスタ動作確認と先行評価用PDKのリリースを達成した。後者は2024年3月に採択され、千歳市のセイコーエプソン千歳事業所内のRCSにて600mm角パネルの有機絶縁膜RDLインターポーザの試作を完了した。
2026年度は量産技術開発、歩留まり向上、3Dパッケージ製造技術の開発を推進し、2027年の量産開始を目指す。
【編集部解説】
今回のNEDOによる2026年度計画・予算の承認は、単なる年度更新ではありません。Rapidusが「試作段階」から「量産に向けた本格開発」へと歩を進める、プロジェクト全体の中でも重要な転換点にあたります。
まず、技術面の要点を整理しましょう。記事に登場する「GAA（ゲートオールアラウンド）トランジスタ」とは、従来の平面型や「FinFET」構造と異なり、電流を制御するゲート電極がチャンネルを四方から包み込む構造のトランジスタです。これにより、チップの消費電力を大幅に抑えながら、より高い性能を実現できます。IBMが2021年に発表した研究データによると、2nmチップは7nm世代と比較して、最大45%の性能向上、または75%の消費電力削減が見込まれています。AIや高性能コンピューティングの需要が急増するなか、この差は非常に大きな意味を持ちます。
「短TAT（ターンアラウンドタイム）」も、Rapidusの競争戦略を理解するうえで欠かせないキーワードです。TATとは設計データを受け取ってから試作チップを納品するまでの所要時間のことです。TSMCやSamsungのような大量生産型のファウンドリは規模の経済で優位に立ちますが、Rapidusは「少量・高速・短納期」というアプローチで差別化を図ります。AIチップや次世代ロボティクスの分野では、設計の反復サイクルを速めたいスタートアップや研究機関にとって、この強みは非常に魅力的です。すでに60社以上がRapidusのチップ技術への関心を示しているとも報じられています。
資金面でも、この発表の前後で大きな動きがありました。NEDOの承認と同日、日本政府はRapidusへの追加支援として6,315億円を投じると発表し、政府によるR&D支援の累計は2兆3,540億円に達しました（igorslab.de、2026年4月11日付の報道による）。2026年2月時点では、政府と民間32社（キヤノン、富士通、NTT、ソフトバンク、ソニーグループなど）からなる2,676億円の資金調達ラウンドも完了しています。日本政府はRapidusの筆頭株主（議決権ベースで11.5%）となり、経営上の重要決定に拒否権を持つ「黄金株」も保有しています。
長期的な視点から見ると、Rapidusのロードマップはさらに野心的です。2027年度に2nm世代の量産を開始した後、2029年には1.4nm世代への移行、2030年度の営業黒字化、そして2031年度のIPOを目指す計画が明らかになっています。総投資額は7兆円を超える規模が見込まれています。
一方、課題やリスクについても正直に見ておく必要があります。パイロットラインと量産ラインの間には大きな技術的・運用的な隔たりがあり、歩留まり（不良品を除いた良品の割合）の向上は半導体製造における最大の難関の一つです。TSMCやSamsungといった世界の競合は、すでに2nm量産体制の整備を急ピッチで進めています。Rapidusが真に差別化できるのかどうかは、2027年度の量産開始後に実力が問われることになります。
それでも、「フロントエンド（前工程）」と「バックエンド（後工程）」の両方を一拠点で完結させようとするRapidusの統合戦略は、他のファウンドリにはない強みになり得ます。設計から試作、パッケージングまでのサイクルを一貫してサポートできれば、特にAI・エッジコンピューティング・ロボティクス分野で設計の反復を繰り返す顧客にとって、他では得られない価値を提供できるかもしれません。日本の半導体産業の復権という文脈だけでなく、次世代技術のエコシステム全体への影響という観点からも、Rapidusの今後の一手は注目に値します。
【用語解説】
PDK（Process Design Kit）
半導体の設計に必要なデータや設計ルール、シミュレーションモデルなどをまとめたツールキットのことである。
FinFET（フィンフェット）
「フィン型電界効果トランジスタ」の略で、シリコンを魚のヒレ（フィン）状に立体化したトランジスタ構造。
チップレット
複数の機能チップ（ダイ）を一つのパッケージ内に組み合わせて、大規模なシステムを構築する技術のこと。AI向けプロセッサやハイパフォーマンスコンピューティング分野での採用が拡大している。
RDL（Redistribution Layer）インターポーザ
チップと基板の間に挟む中間層（インターポーザ）の一種。チップの端子配置を再配線（Redistribution）して、複数のチップを高密度に接続するための層である。
IIM（Innovative Integration for Manufacturing）
Rapidusが北海道千歳市に建設した先端半導体の研究製造拠点。「イノベーションを起こすものづくりの場所」を意味する造語で、2025年4月にパイロットラインが稼働した。
RCS（Rapidus Chiplet Solutions）
Rapidusがバックエンド（後工程）の研究開発のために設けた拠点。北海道千歳市のセイコーエプソン千歳事業所内に設置されており、3Dパッケージ技術やチップレット設計技術の開発を担う。
【参考リンク】
Rapidus株式会社（外部）
2022年設立。国内大手8社の出資を受け、北海道千歳市を拠点に2nm世代ロジック半導体の開発・量産を目指す日本の先端半導体メーカー。
NEDO（国立研究開発法人 新エネルギー・産業技術総合開発機構）（外部）
経済産業省所管の研究開発機関。Rapidusの2nm半導体プロジェクトへの資金援助・事業管理を担っている。
セイコーエプソン株式会社（外部）
千歳事業所内にRapidusのバックエンド研究開発拠点RCSを受け入れ、後工程技術の開発で連携している日本の精密機器・電子部品メーカー。
TSMC（Taiwan Semiconductor Manufacturing Company）（外部）
台湾を本拠とする世界最大のファウンドリ。2nm世代プロセスをいち早く量産体制に移行しており、Rapidusの直接的な競合企業の一つ。
IBM（外部）
2nm GAAトランジスタ技術の開発で先行する米国の大手テクノロジー企業。技術ライセンスの供与と共同開発でRapidusのエンジニア育成を支援している。
【参考記事】
Japan’s semiconductor push is getting more expensive: Rapidus receives an additional 631.5 billion yen for its 2-nm roadmap（外部）
Rapidusへの追加支援6,315億円と政府R&D累計2兆3,540億円を報告。資金・設備・技術の統合的前進を論じた記事。
Rapidus lands $1.7B to chase 2nm chip production by 2027（外部）
2,676億円の資金調達ラウンドを詳報。政府が議決権11.5%の筆頭株主となり黄金株を取得した経緯を解説した記事。
Japan Reportedly Adding ¥1 Trillion in Rapidus Support as It Targets FY2030 Profitability, FY2031 IPO（外部）
追加1兆円支援とFY2030黒字化・FY2031 IPO計画、総投資7兆円超の規模を報じた記事。
Rapidus Raises $1.7B To Accelerate 2nm Semiconductor Production（外部）
60社超がAI・ロボティクス向け2nm技術に関心を示すと報告。日本の半導体復権戦略を整理した記事。
Rapidusが挑む2nm半導体とは その技術的革新を解説（外部）
IBMの2021年データ（7nm比45%性能向上または75%消費電力削減）を明示したRapidus公式の技術解説ページ。
【編集部後記】
「2nm」という数字を聞いて、どんなイメージが浮かびますか。髪の毛の太さの約5万分の1という、想像をはるかに超えた極小の世界で、日本がいま静かに、しかし確実に動き出しています。この技術が私たちの暮らしや産業をどう変えていくのか、みなさんと一緒に追いかけていけたら嬉しいです。
